DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

10263666

Basic Patent (No,Kind,Date): JP 3280435 A2 911211 <No. of Patents: 001> MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP

Author (Inventor): SATO JUNJI

IPC: *H01L-021/336; H01L-021/205; H01L-021/84; H01L-029/784

CA Abstract No: 116(16)164369S Derwent WPI Acc No: C 92-035525 JAPIO Reference No: 160101E000165 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3280435 A2 911211 JP 9080212 A 900328 (BASIC)

Priority Data (No,Kind,Date): JP 9080212 A 900328

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

Image available 03617535

MANUFACTURE OF THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

03-280435 [JP 3280435 A]

PUBLISHED:

December 11, 1991 (19911211)

INVENTOR(s): SATO JUNJI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-080212 [JP 9080212]

FILED:

March 28, 1990 (19900328)

INTL CLASS:

[5] H01L-021/336; H01L-021/205; H01L-021/84; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

perfectly eliminated.

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1177, Vol. 16, No. 101, Pg. 165,

March 12, 1992 (19920312)

ABSTRACT

PURPOSE: To to prevent the generation of a defective while the effect of the improvement of a TFT characteristic, which are hydrogenerated, is maintained and to make it possible to correspond to an increase in the size of a substrate by a method wherein a cap layer of a diffusion coefficient of hydrogen smaller than that of a polyimide layer, which is used as an interlayer insulating film, is formed on an amorphous silicon film and hydrogen existing in the amorphous silicon film is eliminated from the amorphous silicon film by a heat treatment and is diffused. CONSTITUTION: An amorphous silicon film 108 is formed by a plasma CVD method or the like. A cap layer 109 is formed on the film 108 and a hydrogeneration annealing is performed at a temperature of 300 to 500 deg.C or thereabouts. Atomic hydrogen is eliminated from the film 108 by the annealing, is diffused in a stopper layer 107 or an interlayer insulating film 110, a gate electrode, a gate insulating film 102 and a semiconductor with terminal free-bond parts existing in a region and combined polycrystalline silicon grain boundary or the like. Since the hydrogenation is conducted by atomic hydrogen eliminated from the amorphous silicon film by annealing, a BT stress is hardly applied at the time of formation of the

film 108 and the generation of a defect due to plasma damage can be

爾日本国特許庁(JP)

⑩特許出願公開

平3-280435 @ 公開特許公報(A)

@Int. Cl. 5

識別配号

庁内整理番号

@公開 平成3年(1991)12月11日

21/336 H 01 L 29/784

7739-4M 7739-4M

9056-4M H 01 L 29/78 審査請求 未請求 請求項の数 2 (全8頁)

311 Y

薄膜半導体装置の製造方法 60発明の名称

> 顧 平2-80212 创特

頭 平2(1990)3月28日 ❷出

@発明 者

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

セイコーエブソン株式 勿出 願 人

東京都新宿区西新宿2丁目4番1号

会社

外1名 弁理士 鈴木 喜三郎 四代 理 人

1. 発明の名称

薄膜半導体装置の製造方法

2. 特許請求の範囲

(1) 絶縁ゲート型電昇効果トランジスタのチャ ネル領域の少なくとも一部が非単結晶半導体より なる半導体の製造方法に於いて、 層間絶縁膜とし てのポリイミド層を形成する工程、 該ポリイミド 雇上に水索を含む非品質シリコン膜を形成するエ 程、 抜非晶質シリコン膜上に水素の拡散係数が前 記ポリイミド潜より小さいキャップ層を形成する 工程、 熱処理によって該非晶質シリコン膜中に存 在する水素を脱離及び拡散する工程を少なくとも 有することを特徴とする薄膜半導体装置の製造方

(2)絶録ゲート型電界効果トランジスタのチャ ネル領域の少なくとも一部が非単結晶半導体より なる半導体の製造方法に於いて、 非晶質二酸化珪 索腊を形成する工程。 該非品質二酸化珪素層上に 水素を含む非晶質シリコン腹を形成する工程、 鉄 非晶質シリコン膜上に水素の拡散係数が非晶質二 酸化珪素よりも小さい物質からなるキャップ層を 形成する工程、 熱処理によって該非贔屓シリコン 膜中に存在する水索を脱離及び拡散する工程を少 なくとも有することを特徴とする薄膜半導体装置 の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、非結晶半導体溶膜を構成要素とする 浮戦半導体装置の製造方法に関する。

(従来の技術)

非晶質シリコン符数、 微結晶シリコン符数、 多 結晶シリコン薄膜等の非単結晶半導体薄膜には、 末端未結合部分が多数存在する。 例えば多結晶シ リコン寝賊に関しては、 結晶粒界に存在する末端 未結合部分等の欠陥が、キャリアに対するトラッ プ邦位となり、 キャリアの伝導に対して降盤とし て働く (J. Y. W. Seto, J. App 1. Phys., 46, p5247 (1975)).

特開平3-280435(2)

従って、多結晶シリコン薄膜トランジスタの性能を向上させるためには、前記欠陥を少なくする必要がある(J. Appl. Phys. . 53(2)。p1193(1982))。この目的のために水素による前記欠陥の終端化が行なわれており、この様な水素化の方法としては、水素ブラズマ処理、水素イオン注入法、水素ガス雰囲気中でのアニール法、或るいはブラズマ豊化膜からの水素の拡散法等が知られている。

上効果を維持しつつ不良の発生を防止し、 且つ水 家化によるTFT特性の向上効果を基板の大型化 に対応した形にもするものであり、 その目的とす るところは、 前述の課題を解決した辞膜半導体装 質の製造方法を提供するところにある。

【課題を解決するための手段 】 ・

本発明の薄膜半導体装置の製造方法は、以下の特長を有する。

(1) 絶縁ゲート空電界効果トランジスタのチャイスを観覚の少なくとも一部が非単結晶半導体よりなる半導体の製造方法に於いて、 層間絶縁膜としてのポリイミド層を形成する工程、 該ポリイミド層上に水素を含む非品質シリコン酸上に水素の拡散係数する工程、 熱処理によって該非品質シリコン酸中に 存在する水素を脱離及び拡散する工程を少なくとも有することを特長とする。

(2)絶縁ゲート型電界効果トランジスタのチャ ネル領域の少なくとも一部が非単結品半導体より 【 発明が解決しようとする際題 】

まず、従来の水素化の方法では以下に述べる欠 点があった。 (1) 水紫イオン往入法に於いては、 イオン注入英量という高量な装置を必要とし、 飲 首人程度の多結晶シリコン暦に水常を打ち込む際 の制御性が思い等の欠点がある。(2)プラズマ 窓化艇からの水素の拡散法に於いては、水素の供 給が不十分であるために、 水煮プラズマ処理に比 して特性が十分には向上しない等の欠点がある。 (3)水素プラズマ処理法に於いては、 特性の向 上という点では使れているが、 プラズマダメージ によるゲート耐圧不良、 スシッシュホールド電圧 のシフトその他の不良が発生する等の欠点がある。 また、層間絶録膜として非晶質二酸化珪素の代 わりにポリイミド暦を形成した場合、 基板の大型 化に対しては応力の点で使り基板の歪みが少なく て済むと言う利点はあるものの、水素の拡散係数 が低いポリイミド層の場合、TFT特性を水素化 により向上させる有力な手段がなかった。

そこで、本発明は水素化によるTFT特性の向

なる半導体の製造方法に於いて、非晶質二酸化珪素層上に 素層を形成する工程、 該非晶質二酸化珪素層上に 水素を含む非晶質シリコン膜を形成する工程、 該 非晶質シリコン膜上に水素の拡散係数が非晶質ニ 酸化珪素よりも小さい物質からなるキャップ層を 形成する工程、 熱処理によって該非晶質シリコン 眼中に存在する水素を脱離及び拡散する工程を少 なくとも有することを特長とする。

〔実施例〕

本発明の実施例を、第1図の本発明に於ける静 膜トランジスタの工程図に従って説明する。 第1図(a)は、ガラス、石英などの絶縁性非晶 質基板若しくはSi〇:等の絶縁性非晶質材料圏な どの絶縁性非晶質材料からなる支持層100表版 上に、多結晶シリコン等の非単結晶シリコン薄膜 101を観磨し、その後ホトリソグラフィー法に より数非単結晶シリコン薄膜をバタニングする工 程である。 族非単結晶シリコン薄膜の形成方法と しては以下に述べるような方法がある。

(1)被ECVD法で580℃~850℃程度

特開平3-280435 (3)

で多結晶シリコン薄膜を形成する。

(2) RB 該着法、スパッタ法、ブラズマCV D 法等で非晶質シリコン解膜を堆積後、550℃~650℃程度で2~70時間程度固相成長アニールを行ない、粒径1~2μm以上の大粒径の多結晶シリコン溶解を形成する。

(3) 減圧 C V D 法等で多結品シリコン薄膜を堆積後、イオンインプランテーション法により S 1 等を打ち込み、該多結晶シリコン薄膜を非晶質化した後、550℃~650℃程度で固相成長アニールを行い、粒径 1~2μm程度の大粒径多結晶シリコン薄膜を形成する。

職、 非単結晶シリコン薄膜101としては、 上述 の多結晶シリコン薄膜以外にも微結晶シリコン薄膜を用いてもよい。 次に第1回(b)に示すように熱酸化法等により ゲート酸化膜102を形成する。 ドライ酸化液を 用いれば酸素雰囲気中で約1150℃の熱処理を 行なうことによって、 絶縁耐圧の高いゲート酸化膜を得ることが出来る。 ウェット酸化法を用いれ

を形成する。 鉄ゲート電板材料としては、 一般的 に多結晶シリコンが用いられている。 眩多結晶シ リコン層の形成方法としては、 減圧CVD法で多 結晶シリコン層を形成し、 P C l O : 等を用いた熱 拡散法により、 n゚poly-Siを形成する方法、 プラズマCVD法等で、 例えばB(ポロン)若し くはP(焼)を不純物としてドープした非晶質シ リコン層を形成し、 5 5 0 ℃~ 6 5 0 ℃程度の固 相成長アニールを2時間~70時間程度行い、 咳 非晶質シリコン層を多結晶化することで、 P゚PO ly-Si唇若しくはn'poly-Si唇を形成 する等の方法がある。 (以下、 非晶質シリコン層 に固相成長アニールを施すことを、 固相成長アニ ール法と呼ぶ。)特に固相成長アニール法を用い てゲート電板を形成した場合には、 結晶粒径1~ 2 μm以上の結晶粒を含む大粒径の多結晶シリコ ンが形成できるため、 熱拡散法を用いた場合より も低抵抗の多結晶シリコンゲート電紙を得ること が出来ると言う村点がある。 更に、 減圧CVD法 由来か固相成長アニール法由来かまたその他の方

ば900℃程度の低温の熱処理でもゲート酸化膜 が形成されるが、ドライ酸化法で形成されたゲー ト酸化酸に比べれば絶縁耐圧は低く、 膜質は劣る。 前記非単結晶シリコン群膜101として多結晶シ リコン薄膜を用いた場合は、 この熱酸化工程で熱 処理による結晶成長が進み、 対体積結晶化率が向 上し、結晶粒径が拡大する。また、前記非単結晶 シリコン芽膜101として非品質シリコン芽膜若 しくは微結晶シリコン等膜を用いた場合にも、こ の熟酸化工程で熱処理による結晶成長が進み、 結 晶粒様5000人から数μ皿の大きさの多結晶シ リコンに結晶成長する。 尚、ゲート酸化製の形成 方法としては上述の熱酸化法に限らず、 CVD法、 プラズマCVD法、 ECRプラズマCVD法、 光 CVD法、スパッタ法等でSiOz膜を形成する方 法、 プラズマ酸化法等で低温酸化する方法等もあ る。 これらの方法は、 工程の温度を 6 0 0 ℃程度 以下の低温に出来るため、基板として安価なガラ ス基板を用いることも可能となる点で優れている。

次に第1図(c)に示すようにゲート電極103

次に第1図(d)に示すように、 後述の非晶質シリコン層のエッチング時のストッパー暦 1 0 7 として、 非晶質二酸化珪素層を積離する。 該ストッパー層の膜がは応力の低減のため 1 0 0 ~ 3 0 0 人程度がよく、 特に 1 0 0 ~ 2 0 0 人が 望ましい。 積層の手段としては C V D 法が用いられるが、 ブ

特開平3-280435(4)

ラズマCVD法、BCRプラズマCVD法、光C VD法、スパッタ法等でSiOε膜を形成する方法、 若しくはプラズマ酸化技等で低温酸化する方法で、 もよい。また、熱験化法を用いると表面熱酸化に よりゲート電極のチャネル長方向の寸法が減りは するものの、ソース領域及びドレイン領域に住入 した不純物元素の模方向拡散長を考慮したチャネ ル基未満まで減らなければ有効である。 材質とし ては特に非晶質二酸化珪素である必要はなく、 水 素の拡散係数が後の工程で積圧するキャップ層の 材質に於ける水素の拡散係数より小さい絶縁体で あればよい。 第1箇(e)に示したような、 スピ ソーオンーグラス(SOG)の中でも有機SOG の様な平坦性の高い材質をストッパー層107と して用いれば、 ゲート電板上では薄く、 ソース領 城上及びドレイン領域上では厚く、 と言う破職も 可能であり、 この場合は、 次の非品質シリコン暦 を積無する工程及びキャップ層を積勝する工程の 際の段切れを助止することが出来る。 そして有機 SOGの種類によっては水素の拡散係数が違うた

. . . -

次に第1回(g)に示すように非晶質シリコン膜108をプラズマCVD法等の方法で成膜する。この際、非晶質シリコン膜中には10%程度の水素が含まれている。使用装置は特別な装置ではなく、通常のプラズマCVD装置を利用して成膜が可能である。成膜ガスとしてはモノシラン(SiH4)ガスまたはSiH4ガスを水素ガス若しくは

め、 袋の水素化アニール工程によって、 ソース領 域付近及びドレイン領域付近に関しては弱いがチ ャネル領域付近に関しては強い水素化、或るいは 逆に、チャネル領域付近に関しては弱いがソース 領域付近及びドレイン領域付近に関しては強い水 素化も可能である。 尚、 有機SOGはストッパー 層としてばかりでなく、 このまま着筒絶縁膜とし て用いることも可能である。 この場合は、 後のス トッパー層の動蔵工程が省けると言う利点がある。 第1図(ま)の様に、 ストッパー層としてポリイ ミド層を形成することも可能である。 この場合の ポリイミドとしては、 後の水素化アニール工程の ための温度に耐熱性があることと、水素の鉱散係 数が後に破層するキャップ層の材質に於ける水素 の拡数係数よりも大きいことの二点が十分条件で ある。この様なポリイミドを選んだ場合には、 ス トッパー度としてではなく、 このまま層周絶縁膜 としても使えるので、ストッパー層の刺離工程が 省ける点で使れている。 平坦性の高いポリイミド をストッパー暦107として用いれば、 後の非晶

アルゴンガス等で希釈したモノシラン混合ガスを 用い、内圧 0. 3~2 Torrで、13. 58 M Hェの高周波により前記ガスをガス分解して非晶 質シリコン製を膜厚500A~1μm程度成膜す る。 成膜時の基板温度としては、 室温~350℃ 程度がよいが、後述の水素化アニール工程時に効 率よく水業が脱離する点から、200℃以下が特 に望ましい。 前記ストッパー層として存担SOG 若しくは無機SOG若もくはポリイミドを用いた 場合にはプラズマダメージによりクラックを生じ る可能性があるので、 非晶質シリコン膜の成膜工 程に於いては、 プラズマCVD法ではなく、 LP CVD法、スパッタ法、超高真空下での蓋着法等 の方法で代用しなければならないか、 若しくは非 品質シリコン製の成膜の前にCVD法などにより SiOュを視層する方法、またはプラズマダメージ が表面のみにとどまる表面Oεプラズマ処理等の方 法により薄いSiOz腹を形成するなどしておく前 処理が必要となることがある。

茂いて、 第1回(h)に示すように彼非品質シ

特開平3-280435(5)

りコン膜108上にキャップ暦109を形成し、 3 0 0 ℃ ~ 5 0 0 ℃程度の温度で水素化アニール 工程を行なう。 アニール時間は30分~5時間程 皮である。 このアニールによって非晶質シリコン 腹から原子状の水素が脱離し、 ストッパー層また は層間絶縁膜、ゲート電極、ゲート絶縁膜、半導 体領域を拡散し、 多結晶シリコンの結晶粒界等に 存在する末端未結合部分を終端化する。 但しこの 水素化アニール工程に於いては、 非品質 シリコン 腹の水素の脱離特性を考慮して、 所定の水素化ア ニール温度に達するまでに10℃/分以上の急激 な速度の温度上昇は避けるべきである。 但し、 非 品質シリコン腹は後の工程で剝してしまうので、 多少のクラックまたは農靭離などは厭わないと言 う場合には10℃/分より速い温度上昇速度でも 構わない。 尚、キャップ暦109としては非品質 シリコンから発生する水素が拡散しにくい材料が 望ましく、例えば、 Cr、 Mo、 A 1 等の金属等 膜をスパッタ法、 蔵着法等で300人~1μm程 皮形成する、若しくは非晶質竈化珪素(a-Si

する。 該コンタクト電極材料としてはAl、 Cェ、 Ni等の金属材料を用いる。

本発明により形成した多結晶シリコンTFT(poly-Si TPT)の電界効果移動度はNチャネルで50cm*/V・s(LPCVD法590℃で多結晶シリコンを形成した場合)~160cm*/V・s(ガラズマCVD法で形成した非晶質シリコンを600℃で約17時間固相成長させた場合)となり、水業ガス雰囲気中でアニールしただけの場合(~10cm*/V・s)と比べて大幅な特性向上が為された。

使いて水素化に伴うスレッシュホールド電圧制御の問題に関して述べる。 多結品シリコンTFTを水素化すると、Nチャネルトランジスタがエンハンスメント方向にシフトするが、 チャネル領域に1016~1017/c 型役度の不純物をドープすることで、スレッシュホールド電圧を制御することが出来る。例えば第1回に於いて、ゲート電極を形成する的にイオンインブランテーション法等でB(ボロン)等の不純物を1011~1013/c

N。)を1000A~1µm程度形成する等の方法が特に優れている。また、キャップ層の材質は上記材料に限らず、前記ストッパー暦の材質よりも水素が拡散しにくい(拡散係数が小さい)材料である点が重要である。

統暦109次に 1109を対し、 1109を対し、 1109を対し、 1100を対し、 11

次に、従来の水素ブラズマ処理で発生し易いブラズマダメージによる不良が、本発明の水素化では全く発生しない理由に関して述べる。 水業ブラズマ処理で発生するダメージの原因は、 今のところ明らかではないが、 プラズマ雰囲気中に浸されたことにより基板にチャージアップが起こり、 ゲ

狩開平3-280435(6)

ートーソースドレイン間に電圧がかかった状態に なり、また基板温度が300℃程度と比較的高い ため、疑似的にBTストレス(パイアス及び温度 ストレス)が加わる上、 更に水素プラズマ処理時 間も1~2時間程度と比較的長時間に耳るために、 TFTに不良が生じたとするモデルが現象をよく 説明している。 このモデルに則ると、 本発明の水 素化の方法では、 非品質シリコン膜をプラズマ C VD法で成膜し、アニールによって該非品質シリ コンから脱離した水素原子によって水素化を行な っているため、非晶質シリコン裏成膜時に上述の ようなBTストレスが加わらなければダメージは 発生しない。 実際、 非晶質シリコン膜をプラズマ C V D 技で成膜しただけでは、 上述のようなBT ストレスは殆ど加わらず、本発明で作成したTF Tでは、 プラズマダメージによる不良を全く無く することが出来た。 その理由としては、 以下の 2 点が考えられる。

(1)水常プラズマ処理と比べ非品質シリコン 膜の成膜では、高周波電力が1桁程度小さいため

トレスを生じないか、 成るいは僅少にすることが 可能である。

以上述べたように、本発明を応用すれば、オン電流が大きくオフ電流が小さくサブスレッシュホールド電圧の立ち上がりが急峻で信頼性の優れたトランジスタを、ブラズマダメージ等による不良を皆無にして製造可能となる。更に本発明によれば、大型パネルなど大面積の基板を水常化することも容易である上、量産性も向上すると言う大きな利点がある。

本発明の応用としては、例えば、非結品シリコンを素子材としたTFTによって構成された液晶表示パネル、密着型イメージセンサ、ドライバ内酸型のサーマルヘッド、有機系をし等を発光系示 としたドライバ内蔵型の光書を込み来子や表示 京子、三次元IC等が考えられる。本発明を用いらの音性能化が実現される。更に、実施例で説明したように、600℃程度以下の低温プロセスに本発明を応用することにより、基板として安価なガラ

(直径20cmの電極サイズで、水素プラズマ処理が100~200Wを費やすのに対し非晶質シリコン膜の成膜には10~20W)、チャージアップが起こりにくい。

よって本発明に於いては、ブラズマを用いて非晶質シリコン膜を成膜した場合でも疑似的なBTス

スを用いた大面積で且つ高性能の半導体装置も実 現可能となる。

尚、第1回では、poly-SiTFT製造工程に本発明を適用した場合を例としたが、本発明は、チャネル領域の少なくとも一部が多結晶である物が、チャネル領域の少なくとも一部が多なる。また、チャネル領域の少なくとも一部が微結晶である絶縁ゲート型トランジスタや、チャル領域の一部がスパッタ法や蓄着法等で形成の一部がスパッタ法を蓄着法等で形成のイナクな非晶質半導体からなるトランジスタに於いても有効である。

また、チャネル領域が単結晶であっても、三次元ICのように再結晶化若しくは固相成長させたシリコン暦に素子を形成する場合、結晶内に生じ場い、亜粒界などの欠陥を、本発明に基づく半導体装置の製造方法で、末端未結合部分の終端化を行なうと特性の向上に効果がある。

更に、HBT (ヘテロパイポーラトランジスタ) 等のヘテロ接合界面の欠陥密度の低減に対しても

特開平3-280435(フ)


本発明は有効である。特に、ヘテロ接合を形成する二つの半導体層のうちの少なくとも一方が非単結 最半導体よりなる場合には、本発明による水素化処理により、膜中及び昇面の欠陥を同時に低減することが出来る。


また、非単結晶半導体を素子材とした太阳電池 ・光センサやパイポーラトランジスタ、 静電誘導 トランジスタをはじめとして、 本発明は幅広く半 導体プロセス金般に応用することが出来る。


[発明の効果]

以上述べたように、 本発明によれば p o 1 y - S i T P T 等のチャネル領域の少なくとも一部が 非単結晶 半導体よりなる絶縁ゲート型電界効果トランジスタの高性能化を、 ブラズマダメージによる不良若しくは基板応力による不良等もなく実現できる。 また、 本発明は絶縁ゲート 型電界効果トランジスタに殴らず、 半導体プロセス全般に亘り広く応用することが出来、 その効果はきわめて大きい。

4. 図面の簡単な説明







第1図(a)~(1)は本発明の実施例に於ける薄製半導体装置の製造工程図の一例である。

100……支持后

1 0 1 ……非単結晶シリコン薄膜

102……ゲート酸化額

103……ゲート電板

104 ソース領域

105……・ドレイン領域

108……チャネル領域

107‥‥・ストッパー層

1 0 8 … … 非晶質シリコン膜


109……キャップ層

110……層間絶縁膜


111……コンタクト電極

以上

出版人 セイコーエブソン株式会社 代理人弁理士 鈴木客三郎(他1名)



特別平3-280435(8)



- (19)【発行国】日本国特許庁(JP)
- (12)【公報種別】公開特許公報(A)
- (11)【公開番号】特開平3-280435
- (43) 【公開日】 平成3年(1991) 12月11日
- (54) 【発明の名称】薄膜半導体装置の製造方法
- (51)【国際特許分類第5版】

H01L 21/336

H01L 21/205

H01L 21/84

HO1L 29/784

【審査請求】*

【全頁数】8

- (21) [出願番号] 特願平2-80212
- (22) [出願日] 平成2年(1990) 3月28日
- (71)【出願人】

[識別番号] 999999999

【氏名又は名称】セイコーエプソン株式会社

【住所又は居所】*

(72)【発明者】

【氏名】佐藤淳史

【住所又は居所】*

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

【特許請求の範囲】

(1) 絶縁ゲート型電界効果トランジスタのチャネル領域の少なくとも一部が非単結晶半導体よりなる半導体の製造方法に於いて、層間絶縁膜としてのポリイミド層を形成する工程、該ポリイミド層上に水素を含む非晶質シリコン膜を形成する工程、該非晶質シリコン膜上に水素の拡散係数が前記ポリイミド層より小さいキャップ層を形成する工程、熱処理によって該非晶質シリコン膜中に存在する水素を脱離及び拡散する工程を少なくとも有することを特徴とする薄膜半導体装置の製造方法。

(2) 絶縁ゲート型電界効果トランジスタのチャネル領域の少なくとも一部が非単結晶半導体よりなる半導体の製造方法に於いて、非晶質二酸化珪素層を形成する工程、該非晶質二酸化珪素層上に水素を含む非晶質シリコン膜を形成する工程、該非晶質シリコン膜上に水素の拡散係数が非晶質二酸化珪素よりも小さい物質からなるキャップ層を形成する工程、熱処理によって該非晶質シリコン膜中に存在する水素を脱離及び拡散する工程を少なくとも有することを特徴とする薄膜半導体装置の製造方法

10

20